Главная » » Использование многоканальных HDLC контроллер MPC8280 применению
21:30
Использование многоканальных HDLC контроллер MPC8280 применению
Синхронные Time Division Multiplexing системы связи в настоящее время используется для улучшения передачи данных эффективности часто используемые методы. 2-го поколения мобильной связи, таких как системы GSM, оптические синхронной сети передачи SDH все примеры использования Time Division Multiplexing. Развитие современных средств связи, часто сталкиваются с высокой скоростью платы связи, несколько протоколов интерфейсы, управление сетью канала сигнализации, такие как способность обрабатывать несколько одновременных интерфейс передачи данных. Эта статья представляет MPC8280 процессорный чип связи многоканальный блок управления, для обработки нескольких одновременных данных интерфейса связи.
Freescale MPC8280 PowerQUICC II является новыми членами линейки продуктов. Он использует 0,13 мкм технологии. Core, I / O напряжение питания составляет 1,5 В, 3,3 В. MPC8280 по сравнению с MPC8260 компании, производственные процессы и рабочая частота были расширены, а потому, что основной падение напряжения, энергопотребление снизилось. Кроме того, MPC8280 на-чипе DPRAM (двойной порт статической памяти) мощностей в два раза, в дополнение к увеличению PCI и USB.
MPC8280 чип от основного ядра, ССО, CPM и т.д. состоит из трех основных модулей, как показано на рисунке 1. MPC8280 процессор в качестве основного G2_LE, это PowerPC основе многоступенчатой конвейерных суперскалярных процессоров. MPC8280 основных рабочая частота составляет 16 * 50 МГц. SIU несет ответственность за 60x автобус модуль управления, PCI мост и часы поколения. CPM Модуль отвечает за связи вопросы, касающиеся ГТК, SMC, FCC, MCC, USB, SPI, I2C связи блока управления, таких как отправка и получение данных. Описанные в этой статье, что многоканальный HDLC контроллер с CPM под МСС (Multi-канальный контроллер) связи блока управления для достижения.
Состав рис 1 MPC8280
MPC8280 на-чипе SRAM включает DPRAM, глобального регистра конфигурации, С. И. RAM (последовательный интерфейс маршрутизации табличное пространство конфигурации). Среди них, первые 32 Кб данных и других космических DPRAM разделена на 16 банка (блоков памяти). CPM в блок управления передачей данных в дополнение к использованию глобальных регистров конфигурации настроить основные параметры, они также должны использовать параметры конфигурации для дальнейшей настройки блоков памяти. CPM общего блока управления связи для каждого параметра конфигурации состоит из двух блоков памяти, Блоки параметров конфигурации памяти расположены в DPRAM указанного адреса. С. И. RAM в основном используется для настройки TSA (распределитель временной интервал) таблиц маршрутизации.
2 Si (TSA) Дизайн
MCC всегда и SI (последовательный интерфейс) с использованием (потому что блок обработки данных MCC не несет ответственности за передачу данных и интерактивных контактный MPC8280), так что только С. И. настроен, MCC устройство для правильной работы. Каждый MCC связано только с С.И., и, MCC1 допускается только для подключения к SI1, MCC2 только позволяет подключаться к SI2.
MPC8280 чип содержит два С.И., каждый СИ может контролировать до 4 TDM (Time Division Multiplexing) рот. Каждый TDM трансиверов порт своей отдельного импульса кадровой синхронизации, отправлять и получать часы PIN-код. Край синхронизации часов, умножения (1 × 2 × или режиме часов), кадровой синхронизации сигнала перед часы цифры программируемым управлением. Отношения между SI и MCC показано на рисунке 2.
Рисунок 2 SI отношения с MCC
Основной задачей TSA является маршрутизации данных, о различных блок управления передачей данных CPM ввода / вывода битов данных или байт переданных TDM порта. Другими словами, MPC8280 CPM ВСТ модуль эквивалентно блок управления передачей данных (MCC, ГТК, SMC, FCC и т.д.) TDMA (Time Division Multiplexing) функциональных модулей, программирование и внутренних связей блок управления TSA имеет ничего общего. TSA построены по осуществлению оперативной памяти С. И. таблицы маршрутизации маршрутизации.
С. И. само по себе не кэшируются, это имеет прямую связь с задней части блока управления FIFO подключен; С. И. обусловлен часов, в зависимости от конфигурации таблицы маршрутизации, получит битовый поток кадров направляются в FIFO, указанных в блок управления связи, и блок управления передачей указанных данных в выходном FIFO для TDM контактный порт, и блок управления передачей данных из БД (буфер дескриптора) интерактивный стол и прерывания для завершения коммуникационных задач.
Программисты через блок программирования СИ памяти для завершения строительства таблице маршрутизации. Каждый СИ СИ памяти состоит из двух блоков, были использованы для разработки таблицу маршрутизации, чтобы отправлять и получать, таким образом, что внутренний модуль MPC8280 содержит в общей сложности 2 Si 4 блока SI RAM. С. И. RAM каждый построенный по таблице маршрутизации содержит 256 записей, каждая запись длиной 2 байта, каждая запись может контролировать до 8 байт серийный поток распределения данных, поэтому С. И. модуль поддержки до максимальной длиной 256 × 8 × 8 = 16 384 бит. Содержание записи в таблице маршрутизации определяется TDM портов с 1 по 8 бит или байт синхронного потока данных выделяемых на ГХК, СХК, SMC, FCC и других блок управления связи. Наконец, запись в таблице маршрутизации должен быть активирован закрывающего тега сказать TSA обработал рамку, пожалуйста, ждать следующего прихода сигнала синхронизации кадра.
Показано на рисунке 3, каждый SI RAM (включает 256 записей) и так разделены на 4 банка, то есть, каждый TDM порта у каждого есть банк-однозначное соответствие, каждый банк может быть назначен соответствующий программиста Различные TDM портов (но не соответствующие двум TDM портов на берегу). Это, TDM последовательный поток данных в устье Банк SI RAM, назначенных в соответствии контроля въезда в назначенный соответствующим блоком управления связи для обработки. Длина банк дизайнера есть возможность установить (таблица маршрутизации имеет голову и хвост знака), поскольку различные приложения, число битов в кадре не обязательно же; таблицу маршрутизации, чтобы определить точное население каждого кадра TDM поток разрядное число. Очевидно, что поток реперов должны иметь дело с тем, сколько записей также может быть вычислен, общее число битов, что поток реперов / обработки для каждой записи числа битов. Отметим, что число запись в таблице маршрутизации должна быть ровной, так программирования, если действительно есть только одна запись, то содержание должно быть дополнено пустую запись.
Рисунок 3 С. И. RAM блочной структуры состава и соответствующих
Кроме того, поскольку TDM портов получать, передавать, соответственно, в двух кварталах С. И. RAM для осуществления контроля, поэтому порт для отправки и получения TDM поток бит может быть произвольно назначены дизайн, и даже позволяет непрерывный поток битов не отнесены к блок управления связи также позволяет блок управления передачей данных получает от TDM частности, и TDM передачу от другого.
