Главная » » PLL синтез частоты: Специальный выпуск с
10:05
PLL синтез частоты: Специальный выпуск с
Условие
Чтобы полностью понять это требует электронные мини-курс, что читатель знает, как цифровых систем фазовой автоподстройки частоты (PLL) схема работает. Базовые знания не учил делать это. Рекомендуемые книги "Теория и приложения фазовой автоподстройки петли" Ролан Лучший (ISBN: 3-85502-132-5) и "полупроводниковой схемы технологии" по Титце и Шенк. "CMOS Cookbook Дон Ланкастер также предлагает, а только скромный, но очень практическое введение в мир PLL. Это от меня, специальные электронные мини-курс тесно связан с PLL-тема: PLL синтезатор частот с цифровым потенциометром
В этой статье, это лишь около Основным недостатком PLL блоков CD4046B (MC14046B) 74HC4046 и внимание, и это должно служить, что другие дизайнеры цепи не имеют такой же опыт и инвестировать лишнее время на устранение неполадок. CD4046B Seminconductor национальная корпорация (НРК) и Motorola MC14046B электронно идентичны. HCMOS 74HC4046 является версия. Если все три типа будут решены, я лишь упомяну еще 4046.
Определение рабочего напряжения
Технические описания логики КМОП серии MC140xx CD40xx или SS, рабочее напряжение V DD и V указано. В спецификациях HCMOS логики 74HCxxxx но с Vcc и GND, так как это биполярный логики TTL общего. Это уже очевидно, потому, как HC и HCTMOS логики был первоначально разработан для замены TTL логики, где это возможно по тактовой частоте. Логика HCTMOS служит интерфейсом TTL и HCMOS zwichen мира (TTL выход -> вход HCTMOS). Тем не менее, все еще возможно даже с ИС HCMOS логики для работы напряжения дифференциальный режим, например, с ± 2,5 В постоянного тока, что часто делает для аналого-цифрового смешанные чувства цепи. Это означает, что предполагается GND соединение может быть только что перешел на отрицательное напряжение. Я в этом курсе всех линий питания, независимо от CMOS или HCMOS, с Vcc и GND назначить ли, как в отношении описания 4046 нарушений как CMOS и HCMOS предназначены.
PLL схема с 4046
1 показано, как принцип проводной 4046-е Это IC содержит три фазы дискриминаторов, которые также фазы или фазы компаратора компараторов называется. Они имеют общую входного сигнала (вывод 14) и общий вход компаратора (вывод 3). В примере на рисунке 1 компаратора II (вывод 13) используется. Он имеет более чем компаратор я это преимущество, что может PLL блокировки гармоник опорной частоты (вывод 14). Это позволяет PLL в широком диапазоне частот (большая площадь рыбалка) в использовании. Это имеет тот недостаток, что плохо, он подавляет шум входного сигнала на контакт 14. Это может быть фазы I, состоящий только из EXOR цепи, лучше, однако, PLL замки с ним на гармоники частоты входного сигнала на выводе 14. Два из трех компараторов показано на рисунке 2 немного более тонкими.
На рисунке 1 следующие фазы II, пассивные петли фильтр низких частот, которые также указаны здесь только в качестве последующего генератор, управляемый напряжением VCO (управляемый напряжением генератор). Его выходной сигнал через делитель частоты (делитель 1 / п) вернуться к фазе компаратора. Где входы двух фаз, чтобы сравнивать и петли фильтр нижних частот обеспечивает вход VCO правильное напряжение, так что точные частоты F * N умножения. Этот элемент управления функция объявлена.
Кроме того, мы обратили внимание на сектор фазы, скорее, небольшая, но важная деталь этого, рассматриваются на рисунке 2.
Почему только почти совершенным?
Схемы PLL управления с фазы II, а лишь кратко описано, прекрасно работает стабильно, низкое дрожание фазы и краткое время установки для изменения частоты, если петли фильтр низких частот и напряжения VCO являются размера правильно. Обработка этого IC довольно просто. Этот опыт, несомненно, уже сделали многие дизайнеры цепи. Однако, некоторые из них вряд ли заметил, что есть слабое место в 4046, когда входной сигнал на контакт 14 по амплитуде и наклон значения только что говорил еще, так что нарушения речи будет то же самое не может произойти еще. Рисунок 2 показывает проблемы случае. Козла отпущения самостоятельно смещения усилителя.
Фазе компараторов я и II требуют цифровых сигналов. У входа в контакт 3, обычно это "автоматически" гарантии, потому что это либо непосредственно контролируется выход VCO или с выходом делителя частоты. По получении контакт 14, который называется входного сигнала, то есть что-то другое. В соответствии с этим входных данных следует так называемая самостоятельно смещения усилителя. Вопрос в том, что она делает с входного сигнала? Данные листа версии CMOS позволяет входного напряжения с типичными значениями от 200 мВ до 700 мВ, в рабочее напряжение от 5 В постоянного тока и 15 В постоянного тока, на частоте 50 кГц при подключении в серии до входа в конденсатор 1000 пФ. Этот конденсатор подключен к входным сопротивлением, которое, как правило, от 2 до М-ом и 200 K-ом в напряжении питания от 5 В постоянного тока и 15 В постоянного тока, пассивный фильтр высоких частот первого порядка. Кроме того, DC-конденсатора развязки компенсируется самостоятельной смещения Ampilifier в состоянии регулировать вход на половину рабочего напряжения. Важным условием для запуска малых амплитуд импульсов.
Данные листы НБК и Motorola описать это частный случай по-разному. Motorola просто пишет: сигнал-вход может быть непосредственно связан для большого напряжения сигнала, или емкостной связью для самостоятельного смещения усилителя на входной сигнал для малых сигнал напряжения.
Fairchild и НБК является более подробным, но только в версии HCMOS 74HC4046. "Внутренней жизни" самостоятельной смещения усилителя показана прозрачной. Однако, можно предположить, что схема MC14046 (CD4046) и 74HC4046 строится в основном то же самое. Оказалось в исследование также показало, что CMOS и HCMOS версия имеет тот же симптом. Следующая глава описывает этот симптом.
Запрещенные и животных
Те, кто верят, что достаточно с низкой частотой синусоидального сигнала на входной сигнал контакт 14 - например, 50 Гц линия частоты синхронизации цель - работать, как лист предложил, когда на носу. Он даже не при большой амплитуде сигнала. Это работает, даже если не удовлетворительно, входной сигнал столько, что синусоида "мутировал" в трапециевидной напряжения. Не PLL блокировки чистым и стабильным. Не имеет значения входного сигнала связанных прямо или емкостной. Важно только амплитуда симметрии около половины рабочего напряжения. Как это достигается, также не имеет значения. Вывод: Вы должны себя обеспечить, чтобы входной сигнал на контакт 14, сигнал с крутыми краями, как это должно быть для получения цифровых сигналов. Только PLL блокировки легко стабильно. Ну, правда ли это?
Типичный ответ Радио Ереван: "В принципе да, но ...", и это также применимы и здесь. Это я цитирую снова "выявление" предложение из данных: сигнал-вход может быть непосредственно связан для большого напряжения сигнала, или емкостной связью для самостоятельного смещения усилителя на входной сигнал для малого сигнала напряжения.
Он говорит так, что входной сигнал должен быть большими и малыми. После того как вы убедились, что входной сигнал крутой край, должны PLL может работать вместе с большим диапазоном амплитуды входного. С минимальным входным напряжением, PLL работает в соответствии с данными только пока. Те, кто верит, однако, большой амплитуды средств в соответствии с рабочим напряжением, как это принято в CMOS, то вы ошибаетесь! Собрания, однако, вы заметили, это не то же самое, и вы можете потратить много времени для устранения неполадок, поскольку ошибка происходит лишь эпизодически. Это случилось со мной, и это то, что была мотивация, чтобы написать эту книгу, которая должна обеспечить, чтобы другие также имеют Rauffer только волосы, пока они обнаружены ошибки. Заметим прежде всего, на рисунке 3, показывает, что запрещено входных значений амплитуды и что разрешено.
К югу от изображения 3,1 и 3,2 показывают входной сигнал с низким уклоном, показано, как треугольник волны. Этот сигнал может иметь напряжение, как это рекомендовано в спецификации, на максимальное значение между Vcc и GND, и вы можете (вырезка) сигнал через контроль - Например, можно ограничить с диодами слабого сигнала кремния. PLL замки в любом случае не-стабильным. Поэтому такие сигналы бесполезно! Только часть Рисунок 3.3 показывает входной сигнал, если она больше, чем минимально необходимого напряжения, в зависимости от спецификации. Сигнала симметричный цикл, но не используется, если фазы II. Только крутые склоны кол! Прямоугольных импульсов с амплитудой между Vcc и GND (рис. 3,4) состоит в прекращении, однако. Но почему же, спросит читатель ...
В случае рис 3,4, как это принято в схемах CMOS логики, PLL работает долгосрочные проблемы, но вдруг он снимки быстро и еще раз. Это может занять от нескольких минут до получаса и более раз, пока он выскочит. Однако, иногда два раза подряд.
Можно живо представить себе, как захватывающий шарить, когда ошибка возникает лишь в редких случаях в таком явлении, и все части взаимозависимы в замкнутом контуре. Я набрал первый внешних радиопомех, которые снаружи через линии питания через генератор сигналов или даже взаимодействовал с измерительной линии осциллографа или частотомера. Хотя я с трудом верю в это, но произошло то, каким образом это нарушение, то первый росток Gadanken к внешним источником помех. Затем я сделал все, что было предварительно возможно с низким сопротивлением, и петли фильтр низких частот - конечно, в то же время константы. Также не помогло. Тогда я переключился раз Combiscope осциллографы PM3394A от аналоговой к цифровой, и я тщательно следил сигнала обратной связи на вход контакта 3 фазы. Я продлил время этого массового отвлечения, так что можно было наблюдать фазы джиттера также, что было до PLL закрывается, как и ожидалось, очень низка. Но, как я заметил, очень редко изолированных Phasenjitterereignisse некоторые из которых были особенно большими и несколько раз случалось, что PLL снимки там. Это я понял, но все же не то, почему это происходит. Я изучал долгое время вокруг этого весь вопрос, и я подумал, что может быть причиной.
Изначально, я понял, схема с версии CMOS, то есть, MC14046B и CD4046B и я заметил, лист HCMOS 74HC4046 не выпускают. Так что я ничего не знал о внутренней работы самостоятельно смещения усилителя. Я удивлялся, как могут хорошо себя работе усилителя, если самостоятельно смещения усилителя будет он. Я думал о хорошо известных эффектов инверсии: неинвертирующий вход Overdrive вдруг переворачивает выходного напряжения. Это, конечно, объясняет проблему и это происходит очень часто, то, если бы переопределить только достигнута. Читатель сделал мне один день, чтобы отметить, что я должен 74HC4046 данные, более внимательно, потому что самостоятельной смещения усилителя показана в деталях. Мой Operationsverstärkerthoerie растворенного быстро в небытие, и я исследовал вопрос заново, как описано инцидент является фактом, и я предположил, что самостоятельно смещения усилителя в версии CMOS и HCMOS одинаково поняли.
Исследование самостоятельно смещения усилителя и фазы II
Рисунок 4 иллюстрирует Подробная информация о самостоятельной смещения усилителя. Он состоит из шести этапов CMOS инвертор, на первом этапе подается обратно через резистор. Благодаря этому отрицательное действие обратной связи по регулированию производства и ввод первого этапа инвертор к половине рабочего напряжения при входном выводе 14 открыта или подключен к конденсатор с источником. По отрицательной обратной связью гарантирует, что этот инвертор может работать как линейный усилитель.
Интересным является символом сопротивления R, ausieht с двух ударов, как если бы он был емкостной связью на Vcc и GND, и можно задаться вопросом, почему это должно быть хорошо? Вполне вероятно, что R является линейной резистор, так как из данных листа показать CMOS версия CD4046B, что входное сопротивление самостоятельно смещения усилителя на рабочее напряжение 5 В постоянного тока входное сопротивление 3 М-Ом, 10 В постоянного тока только 0,7 М-ом при 15 В постоянного тока и имеет только 0,3 М-ом. MC14046B имеет 2 М-Ом до 0,2 М Ом немного ниже значения. Чем выше напряжение Vcc, тем ниже значения сопротивления. Это указывает на то, что входные цепи в CMOS и HCMOS версии идентичны и что R является FET, которые должны работать как просто сопротивление, но по силе E-поле, или с Vcc зависимы.
Это первый усилитель этапе действует исключительно в качестве линейного усилителя так, что она будет с ним малых амплитуд напряжения увеличение симметричной около половины рабочее напряжение VCC / 2, как паспорта, наконец, позволить. Первый этап управления при малых значениях амплитуды еще не завершен. покажет два подпункта изображения на рисунке 5 в виде треугольника сигнал с первого этапа инвертора ограничивается отсечения. Остальные четыре этапа обеспечить высокий коэффициент усиления для полномасштабного и высокий склон, следующие схемы компаратора должны встретиться как цифровой сигнал ...
Верхняя часть изображения показывает прямую связь входного сигнала. Это разрешено только если сигнал половине рабочего напряжения в зависимости от данных в сетке ниже, и превосходит. Если это невозможно или входного сигнала относится, например амплитуды симметрично к земле, так как эта фотография иллюстрирует нижней части, необходимо отделить с конденсатора C, напряжение постоянного тока. Это позволяет вход и выход первого инвертора Vcc / 2 данного напряжения смещения. Использование C один всегда прав. Надо заботиться не только о опорного напряжения источника сигнала.
Это сигналов между первой и второй инверторов и выход последнего шоу так, как показано на рисунке, не измеримых, так как эти соединения по ИК не доступны. Можно лишь сделать вывод из этого, если предположить, что это преобразователь CMOS также ведут себя как инверторы Hex инвертор IC CD4069UB. Но это вовсе не обязательно, так как последовательно включенных инвертора схемы PLL 4046 небольшую часть на чипе, составляют именно так, схема архитектуры почти ровно 4069, одинаково и сила этого инвертор IC-не дополнительный емкостной заблокирован внутренне является. В связи с очень тонкой следы показывают более высокие паразитные индуктивности. Это и другое может привести всего самостоятельно смещения усилителя не ведет себя именно так, как следовало бы ожидать. Мы узнаем больше ...
Испытательной схемы
На рисунке 6 показана схема испытаний, что работает с +5 В, с самостоятельной смещения усилителя и компаратора фазы II Человек использоваться для лучших получить функцию генератора с фиксированной площади выходного напряжения волны (TTL), полученные в качестве сигнала синхронизации правила использовать, и амплитуда и смещение регулируемое напряжение, перешли на синус, треугольник и прямоугольник. Сигнала синхронизации TTL вы положили в КОМП-В, в то время как регулируемый СИГНАЛ сигнала В заложен. Этот сигнал переключается на площади. Сейчас наблюдается с помощью осциллографа, два сигнала импульсный сигнал, и выйдет, триггер устанавливается в фронту СИГНАЛА-IN. Она представляет СИГНАЛ-IN-амплитуды так, как показано центральной пример. Значения импульса максимума в течение рабочего напряжения. Из-за временных задержек, появляются на импульсными отрицательные импульсы тонкой иглы. Это верно и представляет собой устойчивый фазовой автоподстройки состояние Дар. Одна сдвиги напряжения смещения СИГНАЛ-IN-импульса так, что своего максимального значения доступны вне Vcc (+5 V) или GND которые дестабилизировали, порой PULSE-OUT и непригодных к использованию. То же самое верно, когда амплитуда импульса увеличилось настолько, что Vcc и GND выше и ниже. Это расстройство по версии HCMOS более выраженным для версии CMOS. Неисправность не может быть вызвано чрезмерным тока на входе контакт 14, как можно было бы предположить, что при входе канала, так как массивные токоограничивающий резистор последовательно с входной не улучшается.
Я исследовал инцидента, ни вход с треугольной СИГНАЛ сигнала IN. Как уже известно и показано на рисунке 3, схема PLL работает только с квадратной волны действительно стабильным. Наблюдаемые на осциллограф PULSE-OUT на низкочастотный сигнал до трех Айк СИГНАЛА В, показывает относительно большое края джиттера. Возможно, это потому, что PLL только на крутых склонах сигнал входа сигнала в как и в случае прямоугольного сигнала, может работать стабильно.
Решение проблем
Речь шла о реализации частотой 50Гц сети синхронной PLL Frequenzmultiplier с более высокой частотой, чтобы контролировать 50Hz режекторный фильтр банка, используя фильтр на коммутируемых конденсаторах техники (SC) для восьми каналов. На мой электронный мини-курс долгосрочный таймер схемы с делителей частоты и CD4020B CD4040B я говорю 8 и сопровождающие объяснения PLL Frequenzmultiplier кратко на рис.
Здесь мы имеем дело только с фазовой проблемы случае компаратора II, более конкретно, для входного сигнала. Схема была уже готовые курсы по печати (см. рисунок), когда я обнаружил ошибку, потому что он спонтанно aufrat только с большими перерывами. Коррекция была простой вопрос. Я должен был разгадать дирижер, пайки SMD резисторов и двух диодов антипараллельно кремния. Эти два диода работать как напряжение. Они гарантируют надежную импульс напряжения с амплитудой двойной диод прямого напряжения около 1,3 Vpp. С тех пор PLL Frequenzmultiplier прекрасно работает устойчиво CMOS и HCCMOS версия 4046-е
