Это руководство предназначено для версии ModelSim5.5f, версия работает на UNIX и Microsoft Windows 95/98/Me/NT/2000 в среде операционной системы. Это руководство охватывает VHDL и Verilog моделирования, но вы найдете в учебном процессе работы дизайн для простых условий HDL, это очень полезная ссылка. ModelSim моделирования с мощными функциями, дизайн, компиляция, моделирование, тестирование, ввод в процессе развития, набор инструментов для вас в использовании и чрезвычайно гибкой, чтобы работать, через меню, сочетания клавиш и работы командной строки. ModelSim окне интерфейс управления позволяет пользователям использовать, то оно очень хорошее согласование с в среде операционной системы. ModelSim очень важной особенностью является то, что есть в режиме командной строки работы, многие операции похож на команду оболочки для вас использовать, чувствует, как работать в среде Unix, это в режиме командной строки действия основан на Tcl / Tk, и его достаточно мощным, что требует практического применения в будущем постепенно начал чувствовать. ModelSim особенности сосредоточено на компиляцию, моделирование, обобщение устройство не может быть указано, не имеет возможности загрузки программ. В отличие от Synplify и MAX + PLUS II могут быть скомпилированы перед выбором устройства. ModelSim моделирования и сроки не могут быть изменены в входного сигнала, в отличие от MAX + PLUS II можно установить входного сигнала, моделирование выходной сигнал генерируется автоматически, но требует, чтобы определить файл источника входного сигнала, такие как написание программы стенд для завершения начального модуля работы вход, или стимулировать через внешние файлы макросов. Этот модуль моделирования можно увидеть сроки сигналов. Также для Synplify, он имеет только возможность для компиляции, но больше, чем MAX + PLUS II могут быть скомпилированы Verilog больше содержания, это часто может быть составлен теперь Synplify порожденных для компиляции файла, а затем использовать MAX + PLUS II. ModelSim также имеет способность анализировать код, вы можете увидеть код в различных потребления ресурсов, что может улучшить код, чтобы повысить свою эффективность.
Основной структурой главы ModelSim
ModelSim главного окна (Главное окно), в том числе меню, панели инструментов, область работы и операций командной строки области. В рабочей области может отображать проекта Tab, Библиотека Tab, Сим Tab (Показать нагрузки Дизайн, иерархическая структура); операционной области в командной строке, вы можете использовать командную строку для компиляции образом, моделирование дизайна, а также открывать другие окна. Открыть меню могут быть открытыми, источник окно, окно списка, волны окна, структура окна, сигнал окно, поток данных окна, окно процесса, viarables окна и других окон для проверки моделирования, отладки моделирования. Это также можно увидеть с мощной моделирование возможностей программного обеспечения, которое предоставляет множество инструментов. SE в меню "Справка" Есть файлы справки и файлы помощи Tcl это очень хорошая школа помочь с ModelSim.
Глава использования резюме ModelSim
В некоторых курсах этой главе краткое введение в использование ModelSim, потребность в более квалифицированных в области практического применения и контроля.
Урок Создание проекта 1. ModelSim будет первый открытый Добро пожаловать в диалоговом ModelSim появляется, выберите команду Создать проект, или выберите "Файл \ New \ Project, а затем открыть Создать проект диалоговое окно. 2. В создание проекта диалоговом окне заполнить тест Название проекта; выбран в качестве проекта Местонахождение проекта путь к каталогу хранения файлов; бронирования по умолчанию имя библиотеки приступили к работе. 3. Щелкните на кнопке ОК, увидим рабочей зоны в этом проекте и библиотека Tab. 4. Следующий шаг заключается в добавлении файла, содержащего дизайн устройства, в области работы на этой странице проекта, щелкните правой кнопкой мыши, выберите пункт Добавить файл в проект. 5. В этом упражнении мы добавили два файла, нажмите кнопку Добавить файл в проект диалоговом окне кнопку Обзор, чтобы открыть каталог ModelSim путь установки в примере, выберите counter.v и tcounter.v, затем выберите Справка из текущего местоположения, а затем нажмите OK. 6. Страница проекта в рабочей области, щелкните правой кнопкой, выбрать Компиляция все. 7. Два документа составлены, мыши Библиотека Панель вкладок, вы увидите две составлен дизайн устройство в списке. Библиотека не должны видеть работу на поле приступил к работе. 8. Окончательный дизайн не для импорта единицы, дважды щелкните вкладку Библиотека в счетчике, будет Sim Tab, который показывает структуру по борьбе конструкция блока. Можно также дизайн \ нагрузки дизайн для импорта дизайна. Этот шаг обычно начинает работать моделирования и анализа, отладки и разработки, но эти работы в будущем, чтобы закончить курс. Конец моделирования выбрать дизайн \ Конец моделирование, конец проекта выберите "Файл \ Закрыть \ проекта.
Урок Основные VHDL Моделирование Готовые моделирования 1. Создайте каталог для этого упражнения, а затем скопировать например каталог всех VHD файлы в каталог. Установить каталог для текущего рабочего каталога, этот шаг по телефону ModelSim из каталога или выберите Файл \ Change Directory команды. 2. Компиляция кода HDL, для создания дизайна библиотеки провести компиляцию результатов. Выбор дизайна \ создать новую библиотеку для создания новой библиотеки дизайн. Обязательно выберите Создать: новая библиотека и логическое отображение на него, в поле имя библиотеки, тип работы, а затем выберите OK. Это установлено в текущем каталоге, подкаталога, что дизайн вашей библиотеки. ModelSim сохраняются в этом каталоге специального файла, называемого _info. (Подсказка: vlib работы Vmap работы, работы) 3. Выберите компиляции команд панели инструментов для компиляции counter.vhd файлы в новую библиотеку. Это открывает Источник компиляции HDL диалоговом окне Файлы. Используйте Vcom команды не видно. Выберите counter.vhd от компиляции списка и нажмите кнопку, полный выберите Готово. Можно скомпилировать несколько файлов, выбранных в соответствии с дизайн потребностей в целях формирования. (Подсказка: Vcom counter.vhd) 4. Выберите нагрузки дизайн кнопок панели инструментов в дизайн устройства. Нагрузка дизайн диалоговое окно позволяет выбрать библиотеку и верхней (верхнего уровня) дизайн единицы для моделирования, вы также можете ограничить моделирования выберите Моделирование резолюции. Прогона моделирования, следующее отображения по умолчанию: • Simulator Разрешение: по умолчанию (по умолчанию равен 1 нс) • библиотека работы • Дизайн Группа: Counter Если дизайн устройства лица, вы можете нажать на знак "плюс впереди, чтобы посетить свою связанных с ними структур. (Подсказка: VSIM счетчик) 5. Выберите счетчик, а затем выберите нагрузки принять настройки. 6. Далее, выберите Вид \ Все открыть все окна, на окне описания, см. Руководство ModelSim пользователя. (Подсказка: вид *) 7. В окне выберите Сигналы Вид \ список \ сигналов в регионе, эта команда выводит список окне в верхней части (верхнего уровня) сигнала. (Подсказка: добавить список / счетчика / *) 8. Следующим шагом, из окна сигналов в меню Вид \ волны \ сигналов в регионе, чтобы добавить верхнего уровня (верхнего уровня) сигнала в окне Wave. (Подсказка: Добавить волны / счетчика / *) Всегда выполнять моделирование с применением входной стимул, чтобы начать моделирование. 1. Нажмите на главное окно, стук в VSIM подскажут, как следующую команду: (Группа CLK 1 50, 0 100 повторить 100) (МЕНЮ: Сигналы \ Изменить \ часы) команд ModelSim силу объяснить следующим образом: силу CLK до значения 1 на 50 нс после текущее время затем до 0 на 100 нс после текущее время повторить этот цикл каждые 100 нс 2. Теперь вы можете практиковать из главного окна кнопки панели инструментов или волной окна двух различных функций Выполнить. (Функцию "Выполнить" в главном окне и сигнала окно определено, то есть, два окна в функции Run). Во-первых, выберите кнопку Выполнить, выберите пункт Выполнить после завершения Запускать все. Выполнить. Выполнить моделирование, в 100 нс после остановки. (Подсказка: запустить 100) (МЕНЮ: Выполнить \ Run 100ns) Ран-Все. Закончилась моделирования до выбора Break. (Подсказка: выполнения всех) (МЕНЮ: Выполнить \ Run-все) 3. В главном окне или выберите кнопку Перерыв в окне отображения сигналов прервать моделирование, моделирование раз достигает приемлемого точки остановки, он останавливается. В окне исходного файла стрелка указывает на следующее заявление, которое будет выполнено. (Если подвеска происходит, моделирование не в оценке процесса, нет стрелка отображается в окне исходного файла.) Ниже, вы будете действовать в строке 18 для установки точки останова внутри. 4. Перемещение мыши в окно исходного файла, нажмите на строке 18 для установки точки останова, вы можете увидеть номер строки, рядом с красной точкой, вы можете использовать щелчки мыши, чтобы перейти Включена или нет, после перерыва, чтобы увидеть, является запрет Красная в Садовое кольцо. Вы можете щелкнуть правой кнопкой мыши на точке останова, выберите Удалить точку останова 18 до отмены останова. (Подсказка: ВР counter.vhd 18) 5. Выберите Продолжить кнопку Выполнить, чтобы возобновить прерванный работать, ModelSim ударит останова в исходном файле на стрелку в главном окне, или перерыв в отображаемой информации. (Подсказка: выполнения продолжать) (МЕНЮ: Выполнить \ Продолжить) 6. Нажмите кнопку Шаг для пошагового моделирования, обратите внимание на значение изменения в окне Переменные. Если вы хотите продолжать кнопку Шаг. (Подсказка: выполнения шага) (МЕНЮ: Шаг) 7. Когда вы закончили, и введите следующую команду в конце моделирования. бросить силы 8. Командование не искать подтверждения в конце ModelSim.
Урок Основные Verilog Моделирование 1. Создайте новый каталог и множество каталогов на текущий рабочий каталог, каталог по телефону из ModelSim или выберите Файл \ Change Directory команды. 2. Verilog копирования файлов например каталог в текущем каталоге. Verilog файл перед компиляцией, необходимо создать новый каталог библиотеки дизайн. Если вы знакомы только с пояснительной симулятора Verilog, таких, как Cadence Verilog-XL, то для вас, это новый подход. Потому что ModelSim является составление симулятор Verilog, она должна составить мишень для дизайна библиотеки. При необходимости, ModelSim VHDL и Verilog кода могут быть скомпилированы в одной библиотеке. 3. Компиляция кода HDL, для создания дизайна библиотеки провести компиляцию результатов. Выбор дизайна \ создать новую библиотеку для создания новой библиотеки дизайн. Обязательно выберите Создать: новая библиотека и логическое отображение на него, в поле имя библиотеки, тип работы, а затем выберите OK. Это установлено в текущем каталоге, подкаталога, что дизайн вашей библиотеки. ModelSim сохраняются в этом каталоге специального файла, называемого _info. (Подсказка: vlib работы Vmap работы, работы) 4. Ниже вы компиляции Verilog дизайна. Дизайн Пример состоит из двух Verilog исходных файлов, каждый из которых содержит уникальный модуль. Файл counter.v содержит модуль, который называется счетчик, он выполняет простое добавление восьми счетчиков. Другой документ tcounter.v испытательном стенде модуля (test_counter), обычно используется для проверки счетчика. В моделировании, вы можете увидеть эти два файла, через испытания кровать модуль борьбы иллюстрирует простой пример (ТУ имя экземпляра) в иерархической настройки. Подождите, у вас будет возможность посмотреть на структуру этого кода, и теперь вам нужно собрать два файла в библиотеку проектные работы. 5. Выбрав Компиляция кнопку на панели инструментов для компиляции двух файлов. (Подсказка: видеоблоге counter.v tcounter.v) Это открывает Источник компиляции HDL диалоговом окне Файлы. Выберите два файла, выберите Compile, после компиляции выберите Готово. 6. Выберите нагрузки Дизайн панели инструментов кнопку, чтобы начать моделирование. (Подсказка: VSIM test_counter) Нагрузка Дизайн диалоговое окно позволяет выбрать из библиотеки указанного моделирования дизайна устройства. Вы также можете Выберите Моделирование Предел разрешения для моделирования, по умолчанию библиотеки работы, по умолчанию Моделирование Разрешение 1 нс. 7. Выберите test_counter, нажмите кнопку "Загрузить принять эти настройки. 8. В главном окне через VSIM строке введите следующую команду, чтобы довести до сигналах, перечень и волна окно: Открыть сигналов список волны (Меню: Вид \ <имя окна \) 9. Перечисленном порядке сверху (верхнего уровня) сигнала, движение мыши в окне сигналов, выберите Вид \ список \ сигналов в регионе. (Подсказка: добавить список / test_counter / *) 10. Теперь добавьте сигналы окне Wave. В окне сигналов выберите Правка \ Выбрать все Выберите три сигнала, три сигнала к окну волнового сопротивления путь к файлу или значение любого из стекла. HDL элементы можно также копировать из одного окна в другое окно (или в волны и дом Список окно), через Правка \ Копировать и команды меню Правка \ "Вставить". Также можно удалить выбранный пункт Правка \ Удаление. 11. Следующие с открытым исходным кодом окна, выберите View \ Source (Подсказка: просмотреть исходный код) 12. При импорте конструкция будет работать, чтобы открыть новую Sim панели вкладок. Структура панели отображаются иерархии проекта. Вы можете заказать "+" (расширение) или "-" (контракт), чтобы наблюдать. 13. Выберите один из приращение функций можно отметить, как соответствующие другое окно автоматически обновляется. В частности, источник, отображаются в окне выбранного уровня в уровень Структура кода Verilog окна. Таким образом, использовать команду Панель структуры похож на спектр толкования Verilog. Теперь, нажмите на верхнюю строку Панель структуры's, чтобы определить test_counter модуль выводит в окне исходного кода. Выполнить моделирование 1. Run Run 100 нс, по умолчанию. (Подсказка: Ран) (МЕНЮ: Выполнить \ Run 100ns) 2. Run Length значение 500ns, затем Выполнить. Теперь моделирование запустить 600ns, проверить нижней строке состояния на работе, могут видеть эту информацию. 3. Эмулятор на команду двигаться 500ns, Эмулятор может также установить время вперед Выполнить @ 3000 Фактические симулятор вперед 2400ns (3000-600) 4. В главном окне выберите пункт Выполнить все. (Подсказка: выполнения всех) (МЕНЮ: Выполнить \ Run-все) 5. Выберите Break прерывания работы. См. Источник окно, посмотрите на прерывание выполнения инструкции. Отладка Моделирование 1. В окне Список выберите / test_counter / кол. Из меню окна списка, выберите Prop \ сигнала реквизита. Изменить свойства сигнала (список) откроется диалоговое окно. Выберите десятичную счетчик для сигнала (в Radix), выход соответствующее окно Список также изменился, как десятичное число, а не по умолчанию бинарный. 2. Выбираем Панель структуры в DUT рабочей области: счетчик, то counter.v 30 из линии (здесь содержится призыв к приращению функции Verilog) установить точку останова. 3. Выберите Перезапустить кнопку для перезагрузки дизайн компонентов, и сброс времени моделирования к нулю. (Подсказка: перезагрузка) (МЕНЮ: Файл \ перезапуск) Перезагрузите диалоговое окно, убедитесь, что все записи выбрана, а затем нажмите кнопку Перезагрузка. Verilog примеров кода в линии 19, остановка заявление, если не Перезагрузите, он остановится В этом предложении о. 4. Выберите Run-все (Основное окно), восстановление моделирования. Следите за окном источник прерывания. (Подсказка: выполнения всех) (МЕНЮ: Выполнить \ Run-все) 5. Нормально, когда вы прерывания прибывает значение один или несколько сигналов заинтересованы, то у вас есть несколько вариантов, чтобы обнаружить эти значения. Вы можете видеть, отображается в окне значений сигналов, можно в окне исходного кода, щелкните правой кнопкой мыши на переменную, либо использовать команду изучить. изучить кол Заказ результат, стоимость продукции в главном окне. 6. Осуществление скачка одного шага, чтобы команда Шаг, пересекая Verilog функции источника. 7. Конец моделирования команду: бросить силы.
Урок Смешанные VHDL / Verilog моделирования Готовые моделирования 1. Создать новую рабочую папку, скопировать .. \ Examples \ mixedhdl \ *. VHD и под *. V файлы в новый каталог. Установить текущий рабочий каталог. Запустите программу, если Добро Появится диалоговое окно, выберите Перейти к ModelSim. 2. Выбор дизайна \ создать новую библиотеку (Подсказка: vlib работы) Тип Библиотека Название: работа Выберите OK! 3. Скомпилированные файлы (Подсказка: видеоблоге proc.v cache.v memory.v) (Подсказка: Vcom util.vhd set.vhd top.vhd) Открыть Источник компиляции HDL диалоговом окне Файлы. Компиляция Verilog файлы по одному. proc.v cache.v memeory.v 4. В зависимости от дизайна, VHDL компиляции порядка. В этом случае, top.vhd файл должен быть последней компиляции. Скомпилированные файлы в следующем порядке: util.vhd set.vhd top.vhd 5. Компиляции закончился, пункт Done. Выполнить моделирование 1. Выберите нагрузки Дизайн Начать моделирование. Нагрузка Дизайн Откроется диалоговое окно, выберите верхний нагрузки нажмите лица. (Подсказка: VSIM сверху) 2. Вид \ Все, (Подсказка: вид *) 3. Новый список * Добавить волны * (Сигналы меню: Вид \ список \ сигналов в область) (Сигналы меню: Вид \ волны \ сигналов в область) 4. Посмотрите на работы в области панели Структура. Отметим, что уровень смешивание между дизайн, VHDL-класс команды с префиксом окно, Verilog-класс обучения с круговой префикса. 5. В области Структура, нажмите на модули C: кэш, его исходный код появляется в окне исходного файла. 6. Расположение cache.v использовании функции поиска файлов cache_set заявление. Правка \ Найти. Найдено можно найти, cache_set является cache.v документ иллюстрирует VHDL лица. 7. В окне Структура, нажмите на строку "s0: cache_set (только)". Источник окно показывает VHDL код cache_set лиц. 8. Выйти силы
Урок Отладка моделирования VHDL Готовые моделирования 1. Копировать .. \ например \ под gates.vhd, adder.vhd, testadder.vhd файлов в новый рабочий каталог, и найдите текущий рабочий каталог. 2. Создание новой библиотеки: vlib library_2. 3. В командной строке введите следующую команду будет компилировать исходный файл в новую библиотеку Vcom работу library_2 gates.vhd adder.vhd testadder.vhd 4. Следующим шагом является карта работы новой библиотеки в библиотеку, вы можете редактировать modelsim.ini файла для создания карт, или используйте команду Vmap создает логическое имя библиотеки, чтобы закончить. Vmap работы library_2 ModelSim для Вас, чтобы изменить modelsim.ini файл. 5. Выбор дизайна \ нагрузки конструктора, откройте нагрузки дизайн диалогового окна. 6. Подтвердите моделирования разрешение по умолчанию; в выбранной единицы дизайн называется test_adder_structural конфигурации; нажмите кнопку "Загрузить принять настройки. (Подсказка: VSIM-T нс work.test_adder_structural) 7. Откройте все окна. (Подсказка: Открыть *) (меню: Вид \ All) 8. Избирательные округа в окне Сигналы всех сигналов в Edit \ Select All, а затем перетащить в окне списка. (Меню: Вид \ список \ сигналов в регионе) (Подсказка: Новый список *) 9. Кроме того, сигнал поступает в окне Wave. Тип команды: добавить волны * (Меню: Вид \ волны \ сигналов в регионе) (DRAG & Drop) 10. В главной панели инструментов время работы селектора изменить время выполнения имеет значение 1000ns. (Меню: Option \ Моделирование \ по умолчанию) Отладка прогона моделирования 1. Выберите Беги, беги моделирования. (Подсказка: запустить) Сообщение в главном окне у вас есть судья будет проинформирован об ошибке. Выполните следующие шаги, чтобы найти ошибки. 2. Во-первых, изменение моделирования для определения вариантов. Выберите опцию \ моделирование. 3. Выберите страницу утверждения. Изменение выбора Перерыв на утверждение к ошибке и нажмите кнопку ОК. Это позволит остановить моделирования HDL, чтобы определить в заявлении. 4. Выберите Перезапустить. (Меню: Файл \ Перезагрузка) (Подсказка: перезагрузка) Перезагрузите диалоговое окно, чтобы определить все записи выбрана, а затем нажмите кнопку Перезагрузка. 5. Выберите пункт Выполнить. Источник окне вы можете увидеть стрелка для определения заявление. (Меню: Выполнить \ Run 1000 нс) (Подсказка: запустить) 6. В окне Переменные, вы можете видеть, что я = 6. Это означает, что остаться в тестовом режиме петли моделирование шестой итерации. 7. Щелкните знак "плюс" + ", чтобы расширить переменная с именем test_patterns. 8. Развернуть также приказал test_patterns (6) шестой записи. Если судить, что окно Сигнал сумма не равна сумме окне Переменные в поле. Входной, B, и CIN должна быть равна сумме выход. Однако, есть вектор в тесте ошибки. Чтобы исправить эту ошибку, необходимо изменить Re тестовых векторов-моделирования и начальное значение. 9. Осуществление перезапустить-F-F команды параметры в диалоговом окне подтверждения не появляется на моделирования ModelSim снова. 10. В окне процесса тестирования, выберите testbench процесс обновления окно Переменные. 11. Начните снова в окне Переменные test_patterns и test_patterns (6). Нажмите имя переменной, выделите. Сумма запись, а затем выберите Правка \ Изменить. 12. Числовое значение в последние четыре (1000), заменено 0111, и нажмите кнопку Изменить. (Это только временные редактор, вы должны использовать текстовый редактор, чтобы навсегда изменить исходный код.) 13. Выберите пункт Выполнить. (Меню: Выполнить \ Run 1 мкс) (Подсказка: запустить) Это моделирование будет не ошибка, когда работает. Изменение триггера по умолчанию новой строки, сигнал список меняется каждый раз новый маршрут в отображаемых в окне списка. Следующие шаги будут изменения вызывают так списке значения каждого 100 нс. 1. В окне Список выберите Prop \ Показать реквизита. 2. На странице триггеров, выполните следующие действия. • Отмените триггер: Сигналы запретить запуск по сигнал • Выберите триггер: Strobe, чтобы открыть строба • В поле Strobe период, тип 100 • доменного типа в первом стробе при 70 • Нажмите кнопку ОК, чтобы принять настройки 3. Последний шаг будет означать, B, и сумма чисел в десятичные. Выберите Prop \ сигнала реквизит, открытых Изменить свойства сигнала (список) диалогового окна. 4. Выберите сигнал к изменению его свойств. Затем конец ModelSim, бросить силы.
Урок Запуск в пакетном режиме моделирования Моделирование должна быть запущена в пакетном режиме DOS или UNIX строки. 1. Создайте новый каталог, установить текущий рабочий каталог. Копировать .. \ Examples \ counter.vhd в каталог. 2. Создание новой библиотеки дизайн: vlib работы 3. Карта библиотека работы Vmap работы 4. Компиляция исходного файла: Vcom counter.vhd 5. Использование макросов файл для создания стимулов к борьбе. Копировать .. \ например \ stim.do файл в текущем рабочем каталоге. 6. Создать командный файл, говорит: Новый список десятичной * сделать stim.do написать список counter.lst 7. Выполните следующую команду, запускать симуляции в пакетном режиме: VSIM дел ФАЙЛ-WLF saved.wlf счетчик • название "счетчик" конструкции устройство называется VSIM симулятор • По-WLF уведомления эту опцию в эмуляторе файл журнала с именем saved.wlf сохранить результаты моделирования • Выполнить ФАЙЛ указать: стоимость, перечисленные в десятичной с пути; осуществления стимул называется stim.do, и результаты записываются в файл с именем counter.lst. По умолчанию дизайн называется счетчик. 8. Просмотр результатов моделирования VSIM зрения saved.wlf 9. Открыть несколько окон просмотра сигналов список волны 10. Размещенные в окне сигналов добавить волны * Новый список * 11. Переменные Windows сохраненные с помощью имитационных экспериментов. Завершено конце моделирования: Прекращать-F Для партии и режим командной строки Дополнительные сведения см. в Руководстве пользователя ModelSim.
Урок Выполнение команд при запуске Этот курс и работ, описанных в шестом классе в тот же каталог, но и для операций командной строки. 1. Здесь будет использоваться в макро файл (DO) для обеспечения загрузки информации. Копировать .. \ Examples \ startup.do в текущем рабочем каталоге. 2. Modelsim.ini modeltech копия каталога файл в текущем каталоге. Затем отредактируйте файл, указать чтобы дизайн был выполнен после импорта команды. Ini файл с помощью блокнота открытой, отменить комментарий под заявлением, которое находится в [VSIM] файла разделе: (пересмотренная сохранить) Startup = сделать startup.do 3. Просмотрите файл сделать, вы можете найти его использовать предопределенную переменную $ лица рассчитывать на разные вещи для разных начала. 4. Тип следующая команда определяет устройство верхнего уровня дизайна моделируемой моделирования старт: VSIM счетчик Отметил, что эмулятор не отображает диалоговое окно для импорта дизайн устройства. То же самое для повторного моделирования дизайна единица, это очень удобно. Можно также отметить, что все окна открыты, потому что * Command View включены в запуске внутри макроса. 5. В конце ModelSim, осуществление бросить-F команды. 6. В других случаях не требуется startup.do файла, так что используйте текстовый редактор комментарий из файла в линии modelsim.ini запуска.
Урок Поиск имен и значений Поиск элементов по имени в дереве окна Вы можете использовать Windows (Список, процесс, сигнал, источник, структура, переменные и волна окна), чтобы найти в диалоговом окне Найти, необходимо вступления HDL. Правка \ Найти Поиск значений элементов в списке, и волна Windows Вы можете получить список и волна Windows для поиска HDL пункта значения. Правка \ Поиск Вы можете Наименование сигнала (S) значения позиционирование, поиск на основе следующих параметров: Тип поиска: Любой переход сигнала каких-либо изменений в выбранный поиск Тип поиска: Rising Edge выбрать сигнал фронту поиск Тип поиска: Falling Edge выбрать заднему фронту поиск Тип поиска: поиск Значение сигнала Поиск Соотношение поле определяет стоимость (стоимость в соответствии с VHDL или Verilog формате) Тип поиска: поиск выражений Поиск для оценки истинного значения логическое поле выражение выражение выражение более одного сигнала может быть вызван, но ограничения на записи сигнала в Список окон. Выражения могут включать в себя константы, переменные и Tcl макросов. Если вы не укажете выражение, результатом поиска будут ошибки. См. ModelSim команд для получения дополнительной информации о синтаксис выражения. Параметры поиска: Матч графа Вы можете найти на величину изменения в первый или первые п-п-матч. Матч граф указывает на изменение или найти число совпадений. Параметры поиска: Игнорировать Глюки Игнорировать сигналы VHDL и Verilog списка соединений вмешательства импульс нулевой ширины. Результаты поиска отображаются в нижней части диалогового окна.
Глава меры предосторожности при использовании
1. Если вы откроете ModelSim, Добро пожаловать в ModelSim диалоговом окне не отображается, в главном окне, щелкните на Help \ Включить Добро пожаловать, затем открыть ModelSim появится после того, диалоговое окно. 2. В области работы в нижней строке состояния отображается некоторую полезную информацию. 3. Действие файлы в каталог, который должен перейти в каталог, или установить в текущем каталоге. 4. Невозможно использовать UNIX или окно команду, чтобы создать подкаталог работы, потому что нет _info файла, а только использовать меню или vlib команды. 5. Breakpoints может быть установлен только на исполняемые линий, эти линии указывают на номер строки в зеленый 6. Урок моделирование внутри Основные Verilog, два документа составлен в порядок не имеет значения (в отличие от инструкций генерируемый компилятором источник, из собственности). Verilog-XL пользователи могут быть удивлены снова, они понимают, дизайн интерфейса между блоком детектирования или наследования компилятор может указывать на проблемы. ModelSim отложить таких обнаружения, пока дизайн импортируется. Так вот, если вы выберете для компиляции counter.v tcounter.v до или после Есть никаких проблем. 7. Набора файлов Verilog может быть собран в любом порядке, но в смешанных VHDL / Verilog дизайн, Verilog файл должен быть составлен до значения в файле VHDL. 8. Группы команду диск CLK, что эквивалентно моделирования инициализации.
