Введение Асинхронного счетчика и делителя частоты CD4020B и CD4040B То, что называется асинхронно? Частота разделения и математические отношения Переменная Таймер: от 1 до 10 минут Переменная Таймер: от 1 до 10 часов Netzfrequenzsynchonisierter определенное время таймера Krumme частотным разделением, а просто Frequenzmultiplier с PLL
Введение
После электронные мини-курсы, чтобы показать другим, как с использованием больших резисторов и большая емкость легко схемы таймер (1) (2) (3) может быть реализовано и что трудно недостаток, к точные и воспроизводимые раз производить, мы используем здесь элегантные, но чуть более сложный способ с цифровыми схемами.
Мы используем часы как раз осциллятора базы с переменной или фиксированной ставкой, и мы разделяем это малые значения при очень больших временах или очень низких частот продукции. Это дает возможность использовать время, определяющих резисторы и конденсаторы с малыми значениями и, следовательно, повысить точность и воспроизводимость. Кроме того, показано метод фиксированного времени, где частота 230 В переменного тока напряжением линии и времени основания. Так что воспроизводимость является очень высокой. В конце концов, ни использовать делитель частоты в PLL Frequenzmultiplier указано. Кроме указанных, а также собирается в PLL принципе здесь выходит за рамки этой электронной мини-курс.
В течение этого курса является специально дело с свойства асинхронного счетчика / делитель частоты CD4020B (MC14020B) и CD4040B (MC14040B). Вы можете узнать о критериях и ограничениях этой простой, но универсальный асинхронный счетчик / делитель частоты. Это выгодно, если читателю некоторые базовые знания в области цифровых последовательных цепей приносит. Он должен не только знать, что флип-флоп. Он должен знать, что переключение триггера и что это может быть реализовано с D или JK флип-флоп. Вкратце: Вы должны знать, что-то в различных Flipfloparten. Это на основные методы электронного сборника предлагают практически знает ценителей этого сайта. Эмуляция Ссылки Это лучший способ прямо к следующей странице Патрик законопроект, который далее ссылки на все флип-флоп типы включают: Цифровой сигнальный памяти
Асинхронного счетчика и делителя частоты CD4020B и CD4040B
Асинхронные счетчиков или делителей частоты состоят из одного переключения триггера (D флип-флоп), которые соединены последовательно. Тактового сигнала CLK управляет первым T триггера, выход которого контролирует второй и т. д. 1 показаны два обсуждали здесь CD4020B и CD4040B. На рисунке 1, также MC14020B MC14040B и упоминаются. Эти Электроника и совместимы по выводам с другими. Хотя семья CD4xxx является продуктом National Semiconductor, была семья MC14xxx продукт Motorola. Компания ON Semiconductor впоследствии принял эти продукты Motorola. Кроме того, я буду называть для простоты, только семьи CD4xxx.
На рисунке 1 показана основная разница между этими двумя асинхронного счетчика. CD4020B имеет выход Q1 на половине тактовой частоты. Q2 и Q3 не существует. Q4 делит тактовой частоты на 16, т.е. на 2 4. Высшей степени является 2 14, что соответствует значение 16384. Один такт на входе CLK, порожденная 1 секунду на Q14 от 16384 секунд, что соответствует 4 часа 33 минут и 4 секунды. Право на рисунке 1, таблица показывает, косвенно частотным разделением значений пример 1Гц тактового сигнала на входе CLK. Косвенно, якобы потому, что период. Эта таблица включает в себя как микросхемы, для деления частоты значения 2 2 2 3 и дает лишь CD4040B. Есть, по крайней IC 13 значений 2 и 2 четырнадцатого Этот компромисс, разработчики пошли тогда как счетчики каждому из них будет превышать 16pin DIL. Таким образом, мы взяли в производство, а всего два ИС в покупке. Схемы проектировщик может выбрать, в зависимости от того, требует высокой или низкой частоты разделения.
То, что называется асинхронно?
Рисунок 2 показывает, вход тактового сигнала CLK и три выходных логических сигналов Q1 до Q3. Три Т триггеров связаны спиной к спине. Сигнал Q выход управления тактовый сигнал каждый последующий / D вход. / T означает, что T-триггеров падают фронту. Это иллюстрирует временная диаграмма, в верхней части изображения. Стрелки показывают падение ребер, переключатели последующих T-флип-флоп.
При работе с относительно низкой тактовой частоты и смотрит на эту карту с осциллографа четыре канала, считается, что Есть между спаду на / D вход и края на выходе Q одного из T-триггеров любое время задержки. Увеличивается частота но резко, как до 1 МГц или более, а сводится в зависимости от времени / разделения установки на осциллограф, вы можете легко увидеть, что в период тактового сигнала CLK и выход Q1, и между любыми Q и следующей Q Задержка выхода время присутствует. Мы называем это Промежуточные время задержки (ТР).
Всего добавляет в то время как ТР Т триггера Т-триггер. В рабочее напряжение 10 В постоянного тока Тр между CLK и Q3, в три раза 60 нс, т.е. 180 нс. Мы используем схему CD4020B, Тр между CLK и Q14 840 нс. В зависимости от того, что взять с выходами такой счетчик пульсации, это может быть проблематично. Если использовать Q выходов как параллельные данные, и они после тактового импульса на входе CLK читать рано (считывание), значения не так, и неизбежно Есть ошибки в дальнейшей обработки данных. Если чтение с задержкой в соответствии считывание B, значение данных является правильным. Чтобы избежать этой проблемы в принципе, Есть также борьбе с синхронным микросхем. Синхронные средства для изменения нибудь еще, что состояние всех триггеров одновременно с тактового сигнала. Синхронные счетчики мы не больше озабочены, однако. Подробное описание дизайна синхронных счетчиков можно найти в книге полупроводниковых схем У. Титце и К. Шенк главе переключатели (последовательное логики).
Частота разделения и математические отношения
Т-триггер может рассматриваться как JK триггера, два входа J и K логически установить высокие. Можно также представить, как D триггера, вход D должны быть связаны с / Q. Это приводит к изменению после каждого переключения триггера его вход D, который реализуется, T флип-флоп, или 1:2-делителя частоты.
На рисунке 3 показана Asynchronzähler с N битов (Q1 Qn Bix) показывает логику диаграммы и математические формулы контексте, который является важным ниже. Поразительно, что T означает Низкоуровневое период и не период любого Q-выход. Но справедливо и для периода высокого уровня. Это наблюдение, потому что для нас следующие схемы таймер, цикл, и это соответствует первому интерес низкого уровня. Таким образом, знаменатель в уравнении T умножается на 2. Если мы хотим, Q14 выход точные (первый) Низкоуровневое течение 100 секунд, мы должны на входе CLK, тактовой частотой 81,92 Гц
Переменная Таймер: от 1 до 10 минут
Ожидание
Можно добиться очень больших и очень точный таймер схемы, когда кварцевый генератор работает как отсчета времени и использует цифровой программируемый счетчик декрементирование схемы в PLL системы. Установка определяется количество цифр. С этой электронной мини-курсы, однако, продолжение предыдущего схема таймера RC (1) (2) (3) , этот метод не решаются. Предпочитаете ли Вы такой полностью цифровой схемой Далее, все зависит от приложения. Кроме того, настоящее схемы и предложить что-то трюки для электроники начинающих, которые также могут быть применены во всех других схем. Обратите внимание на схемы с NOR ворот.
Работа схемы
Она состоит из переменно регулируемые тактового генератора осуществляется с LMC555 или TLC555 (IC:), модуль счетчика типа CD4020B (IC: B) как делитель частоты, с четырьмя путями 2-Input НИ ворот типа CD4001B (IC: C переключателя) и реле цепи обеспечивают электрическую мощность при 230 В переменного тока Диапазон.
Колебательный контур не требует дальнейшего обсуждения. Подробнее можно найти в: 555-CMOS 50% рабочего цикла генератор
Давайте начнем шаг за шагом с работы схемы 4 на рисунке Если таймер подключен к рабочему напряжению + Ub, C5 освобождается от ответственности только один раз. Пока NOR входной вывод 12 СК: C1 установлен высокий логический уровень. Это взимается до C5 через R7 до чуть более Ub / 2. В ходе этого процесса другие контактный вход 13 является неэффективным, поскольку один высокого вклад в NOR ворот доминирует исходное состояние. IC: C2 работает только в качестве преобразователя. Он перевернутой LOW на выходе IC: C1 к высоким и это приводит к контакту 5 из IC: C3. IC: C3, C4 формы RS триггера, который реагирует на положительные Logigpegel. Из-за высокого уровня на входе 5, при переключении с + Ub этой RS триггер сбрасывается сразу. Выход контакты 4 СК: C3 остается низкий логический уровень, транзистор Т открыт, реле находится под напряжением и его контакт открыт. Осциллятора IC: колеблется в этом случае и счетчик IC: B является одним, но это не имеет никакого отношения к остальным таймер.
Опять же, функция автоматического сброса от мощности + Ub. С5 заряжается через R7 на постоянной времени в одну секунду. Вы можете выбрать на этот раз постоянная, конечно короче. Все зависит от того, насколько быстро увеличивается переключения + Ub. Почему мы должны D2 и R5? Если + Ub только ненадолго прерваться, будет не только R5 и С5 D2 так же медленно разряжается через R7 как С5 заряжается от этого. После очень короткого отключения питания, функция автоматического сброса поэтому не может нормально функционировать. В очень короткие прерывания + Ub, т. е. когда + Ub ниже, чем напряжение на С5 минус кремниевых диодов прямое напряжение типично 0,65 В, С5 разряжается через D2 и R5 очень быстро, потому что R5 100 раз ниже, чем сопротивление R7 . Если прерывание такой короткий срок, что сохраняется, несмотря на падение напряжения + Ub оперативные функции цепи, не может быть никакого автоматического сброса и функция таймера работает нормально. Это случай, когда перезапуск + Ub, напряжение на С5 более чем вдвое меньше + Ub.
Теперь нажмите на кнопку START. C1R2-отличием генерирует короткий импульс. Это нашло свое отражение в крутом фронту и последующих экспоненциального падения напряжения, в соответствии с зарядки C1 R2. Г-жа является постоянной времени в 10. С помощью этого импульса, RS триггер устанавливается, делитель частоты IC: B сбрасывается и начинается отсчет с нуля. Контакт 4 СК: С3, установив RS триггера высокий, транзистор Т вперед и реле находится под напряжением. При выходе Q14 идет к высокому, таймер завершения. Этот вывод 13 из ИК: C1 высокий логический уровень, который означает то же, если вывод 12 (автоматический сброс) переключается на HIGH. RS триггер сбрасывается и реле контакт размыкается.
Зачем нам сейчас, но D3 и R6? Очень просто. Может быть, вы хотите завершить длительный период времени рано. Это просто нажмите кнопку остановки. Этот ключ вместе с Q14 производства и пассивной диода или функции: либо поставок Q14 или стоп сигнала высокого. R6 действует как Pulldownwiderstand. Она определяет вклад контакт 13 является низкий логический уровень, когда кнопку STOP не нажата на Q14 и мала и, следовательно, от D3.
Теперь вернемся к исходной цепи. При нажатии на кнопку START выходит, C1 разряжается быстрее. Это делается с D1 и R1. С этого разряда, напряжение на вход сброса из IC: B уменьшается до -0,65 В постоянного тока, R3 также ограничивает ток IC внутренние диоды защиты (IC: IC и B: C4) не являются возможными затратами. Теперь можно спросить, есть ли она на самом деле нуждается в этих сравнительно дорогих запуска схемы. Да, и нет. В этом долго не действительно Таймер раз. Однако, чтобы построить схему таймера на второй до 10 второго диапазона, то да, поскольку в противном случае в связи с делителя частоты таймера много времени, чтобы начать задерживается. Упрощенная схема, начиная на рисунке 5 Таким образом, можно безопасно применять здесь на рисунке 4, где большие раза, чтобы применить.
Простой и эффективный трюк: Внимательный читатель муз Теперь о R8C6-Link в цепи обратной связи от RS триггера и задаться вопросом, почему? Проще говоря, это фильтр низких частот который гарантирует, что RS триггер не следует, все прихоти электромагнитной среде. Все слишком легко может случиться, что глюк, что приходит из вне через блок питания к схеме, не вызывая эту фильтра низких частот, ложное срабатывание. Это будет означать, что реле недобровольной или падает. Störimunisierung здесь с замедлением RS триггера от пассивного RC фильтра нижних частот. Простой и эффективный трюк!
Размеры цепи
Для расчета частоты, уравнение на рисунке 3 Кроме того, здесь, что только половина периода интерес выходной сигнал Q. С множеством сигнала кнопку Пуск, выберите Все Q выходов 14-разрядный счетчик IC являются: B установлен в LOW. Если логический сигнал находится на желаемый результат Q высока, этот выход половины период закончился, и, следовательно, таймер времени.
Если мы знаем, как большие часы или часы частотный диапазон на входе CLK из 14-разрядный счетчик IC: B должны быть, мы можем сделать размеры осциллятора LMC555. В определенный период времени от 1 до 10 минут результаты с формулой на рисунке 3, диапазон частот от 13,65 Гц до 136,5 Гц Мы должны применять формулу на рисунке 4 и вычислим R4, P и С4.
Намек, подсказка для бывших ATARIANS которых, например, на их Mac OSX, Linux PC или Windows ПК с помощью эмулятора ATARI ST с 1.04-ГС или ГС-2 :06-файл изображения. Существует в моей электроники программы сбора, программа, которая имеет дело исключительно с размерами 555-таймер. Эти программы из моего "кухне" можно скачать, в том числе все исходные коды. Чем больше узнает в: ELEC2000, практические компьютерные программы для электроники
Переменная Таймер 1 до 10 часов
Рисунок 5 отличается от Рисунок 4 в том, что с IC: С второго делителя частоты использования. Вместо 2 14 здесь Taktfreuqenz делится на 2 26. Поскольку он работает с очень длительного времени, это, безусловно, имеет смысл выбрать максимальный коэффициент делителя, т. 2 14 2 12 в первой и второй делитель частоты IC. Тактовая частота выше, в этой схеме все равно, как 4 изображения Это является благоприятным. Вам нужно меньше значения емкости, которые имеются в небольших упаковках и Есть также те, с более низким температурным коэффициентом, который является полезным для воспроизводимости когда-то установленное время.
Netzfrequenzsynchonisierter определенное время таймера
Это простой таймер с регулируемой кривой фиксированных значениях времени, я построил давно, как таймер сна за радио. Для этого достаточно установить долго Fixwertzeiten. Точность Zeitreproduzierbarkeit не имеет значения для этой цели. Но зачем строить генератор дополнительно, если они по-прежнему предлагают те же частоты линии, подумал я. В основном это примерно в то же установки таймера, как на рисунке 5 Кроме того, здесь с импульс сброса использовать в качестве делителя частоты счетчика IC IC: IC В и С будут сброшены и то же время установка RS триггера таймер начал. С помощью Q-выход делителя частоты IC: C находится на переключатель от низкой до конца HIGH таймер снова. Однако, есть тонкое различие ...
Кнопку START DT1 необходимых работ (DT1.1) и нормально закрытые (DT1.2). Эти два контакта должны быть изолированы, чтобы быть в состоянии убрать между 230 В переменного тока и низкого напряжения части. Есть простые маленькие двухполюсной наклона и датчик давления с диэлектрической прочности от 500 до 1000 В переменного тока. Если низкого напряжения раздел неприкасаемых, этого достаточно, в противном случае вы должны убедиться, что изоляция 2000 В переменного тока и длина пути утечки не менее 4 мм используется! Важные является то, что рабочие контакты для 230-VAC способна переключения. Коммутируемый ток определяется потребителем (радио). Есть датчики света с работы и размыкающий контакт и фонарик с выводами. Это может быть легко удалена и заменена яркий светодиод с резистора R1. Таким образом, пунктирная линия между DT1.1, LED1 и DT1.2. DT средств кнопки.
Но теперь к работе схемы. Если схему на рисунке 6 до 230 В переменного тока мощностью подключен, он все еще остается без электроэнергии. Только, нажав на кнопку START DT1 закрывает свои контакты DT1.1. Блок питания, состоящий из трансформатора, выпрямителя, сглаживание и стабилизация напряжения, питает цепи. Одновременное открытие перерыв DT1.2 наборы контактов сброса входы двух встречных ИС из-R3 Pullupwiderstand на высокий логический уровень, так что эти счетчики добавил в исходное состояние. Же высокого уровня множества RS триггер (IC: А1, А2) выводится, MOSFET T1, Rel Реле и его нормально открытый контакт замыкается относительной DT1.1 короткий. Это оставляет после краткого нажатия на кнопку START, цепи в эксплуатацию. После множества таймер времени (11, 22, 44, 88 минут или бесконечности), RS триггер сбрасывается активируется двухполюсный переключатель Q-выход, реле Rel выключает его работы контакт прерывания по сравнению с 230 В переменного тока первичной цепи, питания выключен и таймер снова под напряжением. Таймер может также быть досрочно прекращены, нажав DT2 остановки.
Эта схема содержит дополнительные функции, к которым можно обойтись без Конечно, которое снимет необходимость, чтобы перейти плоскости диска. Каждый комплект обратно в значение Q, выход Q также контролируется MOSFET переключения схемы, светодиодные называемой временной наполовину. Это загорается, когда половина времени прошло. Это имеет смысл, например, если схема используется в качестве таймера сна. Если вы не устали достаточно, и это одна в темноте на что вдруг тайма светится, можно рассмотреть вопрос о целесообразности или не вы предпочитаете, чтобы начать таймер. Это, без схемы будет только под напряжением. Вы можете просто нажать на кнопку START DT1, которые находятся в борьбе с СК сбрасывается и в установленное время начинается снова. Это перезагрузка возможности, конечно, как и в схемах рис 4 и 5 Это называется Retriggerfunktion.
Krumme частотным разделением, а просто
Если разделить частоты по фиксированным значением должно, это идет в один из известных в настоящее время асинхронного счетчика CD4040B или CD4020B микросхем с минимальными усилиями. Единственное, что нужно также ворот и что требуется для конкретного фактора разделения Q выходов логически связанных и приводит к вход сброса борьбы микросхем.
Частотой 50 Гц выделить Einsekundentakt вниз, и связан с Q2, Q5 и Q6. Они отличаются делителя значения 2, 16 и 32 добавили. Только тогда, когда 50.ten часов на входе IC: три-Q выходы логических высока и сбрасывается. Так как операции и использование логического элемента, он должен быть выходной сигнал инвертируется. Здесь, вторые ворота NAND того же IC CD4023B или 14023B.
Внимательный читатель заметил, что делитель 2 на выходе Q2 и Q1 является выходом. То же самое касается других выходов Q, а также. Каждый выход Q сдвигается на битное значение и добавил значения этих факторов сумму фактор разделения делителя. Почему? Рассмотрим случай, что Q1 R (Reset) непосредственно связана. Казалось бы, что происходит в частотным разделением на 2. Разве это не частота тактового сигнала делится только на 1: В первом Q1 момент LOW. Со следующим часы Q1 установлен высокий. Это, однако, сброса R вход триггера CD4040 все обратно сразу и Q1 выход низкий. Высшей государственной длится столь же долго, как задержка распространения с момента LOW / HIGH края Q1 разрешений на сброс и порядка необходимо, около 100 нс. Отсюда следует, что каждый тактовый сигнал на входе То же самое произошло и так будет не Q1 тактовой частоты на 2, а 1 Для других результатов, это приводит к тому, что в случае (И-ссылки) сброс обратной связи Teilerkfaktor уменьшается в 2 раза, другими словами, обратные связи всегда должны быть сдвинуты на один бит к вершине.
Когда три Q результаты выходят на высокий логический уровень, R2C2 и не было бы ворота, 1Гц импульса будет крайне коротким. Это будет время работы в часы вклад в Q выходов (асинхронный) и в результате жизнь двумя воротами NAND. Grösserodnung лежит где-то в диапазоне 100 нс. Если вы хотите, чтобы проехать еще цепи, это может быть возможно проблематично. R2C2 задержки ворота сбросить до 10 микросекунд. Это также появляется из Ausgangsimupls также около 10 микросекунд. Следует однако будьте осторожны с этой задержкой, чтобы выбрать слишком большой. Ни в коем случае в милли-или даже секунд. Простой причине, что следующие вход сброса не Шмитт-спусковой функции. Это может вызвать проблемы. Совсем другая с часами вход. Далее следуют функции Шмитт-триггера. Из них более равны. Чтобы увидеть эти детали, обратитесь информационный лист по борьбе с этими устройствами. Более того, что время задержки порожденных R2 и С2, всегда меньше, чем часы период CLK необходимо потому, что частота входного часы не иначе правильно раскол.
Как отмечалось ранее, часы вход функции Шмитт-триггера. Это также позволяет обрабатывать медленно роста и падения напряжения. Поэтому мы должны работать непосредственно с синус сигнал. Если внедряет высокий импеданс достаточно, здесь R1 = 1М Ом, входное напряжение может быть очень большим, чем напряжение питания микросхем быть, потому что IC внутренние Limitterdioden предел напряжения до фактического вход CMOS. См. мало пунктирной рамки вокруг сети диод-резистор. С1 с R1 форм пассивного фильтра низких частот с частотой среза 50 Гц о. Это к тому, что нет более высокой частоты шума может нарушить 230-В переменного тока, частоты разделения. В высокочастотных помех, которые могут быть рассмотрены, например, путем контроля фаз или нажав причиной электромеханических переключателей. Однако, низкая пульсация сигналы управления, которые используют электроэнергию работ для целей налогообложения, могут возникнуть проблемы. Если напряжение переменного тока значительно больше, чем рабочее напряжение борьбы с ИС, частоты среза этого фильтра низких частот может быть уменьшена таким образом, чтобы входное напряжение на часы вход, конечно, еще способны вызвать. Это позволяет добиться максимальной Störsignaldämpfung более высоких частот.
В верхней части рисунка 7, два контура мост выпрямителя показаны. Остается только один (+ Ub), право на сбалансированное выходного напряжения (± Ub). Эти две схемы используются здесь только чтобы показать, как 50 Гц сигнал, который будет реализован. Счетчик схема, конечно, не связанных напрямую с + Ub. Это требует, по крайней мере одной простой цепью напряжения регулятора, как показано с типом Dreipinspannungsregler 7805 или 7812 на 5 В постоянного тока на 12 В постоянного тока, как, например, на рисунке 6.
Несколько слов о импульсный выход. Именно здесь третьего и ворота же IC: B используется для выхода. Особенно это имеет смысл, если не ясно, как выход загружен. Следует как длинная линия на другой удаленный электронный блок, то в случае экранированный кабель нарушить Abschirmkapazität делителя функции. В случае открытой линии может получить это как антенна шума и нарушить функции делителя хорошо. По развязки другие ворота, этой проблемы можно избежать с самого начала.
Frequenzmultiplier с PLL
Наконец, чтобы округлить еще, но только предложил PLL Frequenzmultiplier объяснить. Речь идет о выходной частоте 5,8 кГц, которая синхронизируется с частотой 50 Гц сети. Что-то я понял, в проект, в котором было около восьми 50Hz режекторный фильтр (фильтр), чтобы использовать параллельно. Эти фильтры, я понял, в технологии переключаемых конденсаторах фильтра (SC) фильтра, которые обусловлены общими часы на 5,8 кГц.
Как это простой PLL Frequenzmultiplier? Ссылка 50 Гц частота сети. Phasendkomparator PD сравнивает фазы этой частоты с частотой выхода делителя частоты, реализованное с CD4040B. Отдел фактором здесь с восьми диодов и Pullupwiderstand Rp понял производит пассивной и логике. С переключателем 8-контактный DIP (DIP-переключателей) вы можете настроить деления фактор. Для обнаружения входов PD, две частоты равны, частота VCO предоставляться произведение частоты PD вход (50 Гц), умноженной на коэффициент делителя. Особенно важно задача ложится на петли фильтр низких частот, которые должны быть оба ослабленных так что PLL einschwingt петли апериодически как можно быстрее и по-прежнему не проявляет обнаружить осциллографов с фазовый шум на выходе ГУН. Это может только Ingenieur в двухполюсной пассивного или активного фильтра нижних частот. Более подробно я здесь не потому что это выходит за рамки этого мини-курс. Он должен только показать, что простой делитель частоты CD4040B или CD4020B также может быть использована ни полезным.
Заметим, однако, именно немного имена! Bitbezeichnung 0 из переключателя DIL подключен к Bitbezeichnung 1 (Q1) из счетчика. Снова - потому что импульс обратной связи - что обратные связи должны быть смещены на один бит и выше, такие как изображение иллюстрирует седьмой
